Bhasker J. Verilog HDL Synthesis. A Practical Primer

Prentice Hall PTR, 2003. — 448 p. Book DescriptionThe complete Verilog HDL reference progresses from the basic Verilog concepts to the most advanced concepts in digital design. Covers the gamut of Verilog HDL fundamentals, such as gate, RTL, and behavioral modeling, all the way to advanced concepts, such as timing simulation, switch level modeling, PLI, and logic synthesis. For...

25-Oct-2003 Самоучитоль по языку Verilog. History of Verilog. Design and Tool Flow. My First Program in Verilog. Verilog HDL Syntax and Semantics. Verilog Gate Level Modeling Tutorial. Verilog Operators. Verilog behavioral modeling. Procedural Timing Controls. Tasks and Function. System Tasks and Functions. Art of writing test benches. Verilog Tutorial on Modeling Memories and...

5th ed. — Springer, 2008. — 386 pages. — ISBN10: 0387849300 ISBN13: 978-0387849300 Thomas & Moorby’s The Verilog Hardware Description Language has become the standard reference text for Verilog. This edition presents the new IEEE 1364-2001 standard of the language. The examples have all been updated to illustrate the new features of the language. A cross referenced guide to the...

Учебное пособие / под ред. Ю.П. Кондратенко. — Николаев: НГГУ им. Петра Могилы, 2002. — 206 с. Учебное пособие предназначено для студентов высших учебных заведений, занимающихся изучением вопросов проектирования цифровых электронных устройств на основе программируемой логики. Книга будет полезной для широкого круга специалистов в области цифровой электроники, начинающих знакомство...

В этой статье – пять уроков Verilog – языка описания цифровых схем. Этот язык используется для проектирования логики микросхем FPGA или CPLD итак же ASIC. При написании этой статьи так же использовались следующие книги: 1) The Verilog Hardware Description Language, Fifth Edition. Donald E. Thomas, Philip R.Moorby. 2) Verilog HDL. A Guide to Digital Design and Synthesis, Samir...

Перевод: Грушин А. И., Власенко Э. С. — Москва: 1992. — 45 с. Эта книга является результатом реального опыта работы на языке Verilog. Целью является показать, как функционально описывать части аппаратуры, используя подход проектирования сверху вниз. Все представленные в книге модели были промоделированы и верифицированы с помощью программы моделирования Verilog-XL 1.5.